Hi3531D V200是针对多路高清/高清（1080p/4M/5M/4K）DVR产品应用开发的新一代通用SoC芯片。Hi3531D V200集成了ARM A53四核处理器和性能大的神经网络推理引擎，支持多种智能算法应用。同时，Hi3531D V200还集成了多路MIPI D-PHY接口输入，突破了数字接口的视频输入性能瓶颈，ᨀ供两倍于前代产品的视频输入能力。主要特点1.处理器内核ARM Cortex A53 四核@1.15GHz−32KB L1 I-Cache，32KB L1 D-Cache−512KB L2 Cache−支持NEON/FPU
2.多协议视频编解码H.265 Main profile, Level 5.0 编码H.265 Main Profile, Level 5.1 解码H.264 Baseline/Main/High Profile，Level 5.1 编码H.264 Baseline/Main/High Profile，Level 5.2 解码MJPEG/JPEG Baseline 编解码
3.视频编解码处理H.265/H.264&JPEG 多码流编解码性能：− 8x1080p@30fps H.265/H.264编码+/H.264编码+8x1080p@30fps H.265/H.264解 码+8x1080p@2fps JPEG编码− 16x1080p@15fps H.265/H.264编码+/H.264编码+16x1080p@15fps H.265/H.264解 码+16x1080p@2fps JPEG编码− H.265/H.264编码+/H.264编码+ H.265/H.264解码+16x4M@1fps JPEG编码支持 CBR/VBR/AVBR/CVBR/FIXQP/QPMAP/QVBR 七种码率控制模式输出码率至多 20Mbps支持感兴趣区域（ROI）编码支持彩转灰编码
4.视频与图形处理支持 de-interlace、锐化、3D 去噪、动态对比度增加、马赛克处理等前、后处理支持视频、图形输出抗闪烁处理支持视频 1/15～16x 缩放支持图形 1/2～2x 缩放支持4个遮挡区域支持8个区域OSD叠加